Please wait a minute...
浙江大学学报(理学版)  2005, Vol. 32 Issue (1): 45-    
数学与计算机科学     
基于低功耗双边沿JK触发器的异步时序电路设计
Logic design of asynchronous sequence circuit based on low power double-edge-triggered JK flip-flop
 全文: PDF(294 KB)   HTML (
摘要: 从JK触发器的激励表出发,介绍了基于单边沿JK触发器的同步时序电路和异步时序电路设计,提出了双边沿JK触发器的完整状态方程,并以此为基础讨论了基于双边沿JK触发器的异步时序电路的设计方法.
出版日期: 2005-08-01
服务  
把本文推荐给朋友
加入引用管理器
E-mail Alert
RSS
作者相关文章  
赵敏笑
余红娟
陈偕雄 

引用本文:

赵敏笑, 余红娟, 陈偕雄 . 基于低功耗双边沿JK触发器的异步时序电路设计[J]. 浙江大学学报(理学版), 2005, 32(1): 45-.

ZHAO Min-Xiao, YU Hong-Juan, CHEN Xie-Xiong- . Logic design of asynchronous sequence circuit based on low power double-edge-triggered JK flip-flop. Journal of ZheJIang University(Science Edition), 2005, 32(1): 45-.

链接本文:

http://www.zjujournals.com/xueshu/sci/CN/        http://www.zjujournals.com/xueshu/sci/CN/Y2005/V32/I1/45

No related articles found!